broadcom
DFT Engineer
AI 요약
Broadcom CSG 부서에서 네트워크 스위칭 ASIC DFx (설계-테스트/디버그 및 제조 용이성) 분야의 리드 엔지니어를 채용합니다. 이 직무는 DFT 아키텍처 설계부터 구현, 검증, 타이밍 클로저, ATE 패턴 브링업까지 복잡하고 최첨단 기술을 다루며, 테스트 품질 향상, 디버그 및 품질 개선을 주도하여 낮은 DPPM과 테스트 비용 최적화를 목표로 합니다. 관련 경험 8년 이상, 학사 학위 소지자를 찾습니다.
주요 업무
네트워크 스위칭 ASIC DFx (설계-테스트/디버그 및 제조 용이성) 아키텍처 설계, 구현, 검증, 타이밍 클로저, ATE 패턴 브링업 주도. 테스트 품질 향상, 디버그 및 품질 개선 주도. 낮은 DPPM 달성 및 테스트 비용 최적화.
자격 요건
학사 학위 및 8년 이상의 관련 경력. 테스트 용이성 기법 및 기능(SCAN, Built-in-Self-Tests, Loop-Backs 등)에 대한 지식, Scan flow 개발, ATPG 패턴 생성, 검증 및 커버리지 분석 경험. Mentor/Siemens DFT Tessent 도구 및 Cadence DFT 도구 사용 경험. JTAG/1500/1687 네트워크 및 BSDL, ICL, PDL 지식. 논리 및 회로 설계 기본에 대한 강력한 지식. TCL, perl 작업 경험. 메모리 MBIST 구현 및 수리 기법/알고리즘에 대한 지식. 강력한 Pre/Post Silicon 디버깅, 분석 및 문제 해결 능력. 팀 플레이어로서 우수한 의사소통 능력. 자기 주도적인 엔지니어로서 프로젝트 관리 및 조직 기술.
우대: SERDES, 아날로그/혼합 신호 DFT 기법 경험, 백엔드 칩 설계, 타이밍, CDC 흐름 경험, Post Silicon 경험.
기술 스택
SCANBuilt-in-Self-TestsLoop-BacksMentor/Siemens DFT TessentCadence DFT (Modus, Genus)JTAG/1500/1687BSDLICLPDLTCLperlMBISTSERDESAnalog/mixed-signal DFTTimingCDC