broadcom
Package Design Engineer
AI 요약
Broadcom에서 AI, 네트워킹, HPC, 5G 등 산업 선도 ASIC을 위한 복잡한 플립칩-BGA 패키지 설계 엔지니어를 채용합니다. 고속 SerDes 및 고전력 요구사항을 충족하는 패키지 설계를 담당하며, 신호 무결성, 전력 무결성, 제조 가능성, 신뢰성, 열 관리 등 전반적인 설계 책임을 가집니다. Cadence APD 경험 및 SKILL 코딩 경험이 우대되며, 전 세계 R&D 팀과 협업하게 됩니다. 본 포지션은 재택근무가 아닌 사무실 근무입니다.
주요 업무
산업 선도 ASIC을 위한 복잡한 플립칩-BGA 패키지 설계. 고속 SerDes 및 고전력 요구사항 충족. 신호 무결성, 전력 무결성, 제조 가능성, 신뢰성, 열 관리 등 전반적인 패키지 설계 책임. SerDes, ADC/DAC, DDR 등의 중요 구조 패키지 설계. 2개 이상의 프로젝트 동시 관리 및 일정, 우선순위, 작업 추적. 설계 팀의 효율성 향상 기여 (프로세스 개발/개선, 자동화, 문서화 등). 물리적 설계 (레이아웃) 수행. 프로젝트 관리 및 고객 인터페이스.
자격 요건
BSEE 또는 관련 분야 학사 학위 및 12년 이상의 플립칩-BGA 패키지 설계 경험 (고속 SerDes 포함) 또는 MSEE 또는 관련 분야 석사 학위 및 10년 이상의 실무 경험. 패키지 레벨 신호 무결성 및 전력 무결성에 대한 지식. Cadence APD 경험 우대. 전 세계 팀과의 협업 능력. 자기 관리 및 조직 기술. Cadence SKILL for Allegro 또는 유사한 설계 자동화 코딩 경험 및 관심 우대.
기술 스택
Cadence APD (Allegro Package Designer)Cadence SKILL (우대)SerDesHBMDDR5