rebellions
IP Design Verification Engineer
하드웨어·임베디드품질·테스트
AI 요약
Rebellions에서 NPU(Neural/Tensor Core), Proprietary NoC, UCIe/Ethernet/PCIe/HBM/HBF 등 다양한 IP에 대해 UVM 기반의 Constrained Random, Coverage-driven IP Design Verification(IP-DV)을 수행할 전문가를 채용합니다. IP 검증 계획 수립, 테스트벤치 개발, Directed/Random 테스팅, Coverage Closure, 검증 결과 보고 및 설계자와의 협업이 주요 업무이며, 4년 이상의 IP 또는 SoC 레벨 DV 경력이 요구됩니다. 선택적 기회로 AI 기반 검증 효율화 개발, SystemC/SystemVerilog 레퍼런스 모델 개발, Formal Verification 등에 참여할 수 있습니다.
주요 업무
담당 IP에 대한 검증 계획 수립, 테스트벤치 개발, Directed 테스팅 및 Random 테스팅 수행, Coverage Closure 및 검증 결과 보고, 설계자와 1:1 협업, 검증 동료들의 검증 계획 및 결과 공동 리뷰, Continuous Random Regression Testing 지원. 장기적으로는 Compute 및 Data Processing 분야 로테이션 기회 제공.
자격 요건
IP 수준 또는 SOC 수준 Design Verification 경력 4년 이상. IP 수준 DV Signoff( Coverage Closure ) 경험자 우대. SOC 검증 경험을 바탕으로 IP 검증으로 전향하고자 하는 지원자 환영. (UVM/SystemVerilog/SystemC 관련 경험 및 검증 프로세스 이해 권장)
기술 스택
UVMSystemVerilogSystemCConstrained Random VerificationCoverage-driven VerificationCoverage ClosureRandom Regression TestingFormal VerificationReference Model (SystemC/SystemVerilog)NPU / Neural / Tensor CoreProprietary Network-on-Chip (NoC)UCIeEthernetPCIeHBMHBF