rebellions
SoC/Subsystem Design Engineer
정규직(풀타임)대면근무하드웨어·임베디드
AI 요약
시니어 SoC/서브시스템 설계 엔지니어 채용. 차세대 AI 가속기용 SoC 및 서브시스템의 아키텍처 정의, RTL 설계(SystemVerilog/Verilog), 시스템 통합 및 실리콘 브링업·검증을 주도하는 역할. 크로스펑셔널 협업을 통해 고신뢰성 실리콘을 설계·출시하며 클럭·전원 제어, 메모리 관리 등 고급 하드웨어 설계 경험을 요구함.
주요 업무
AI 가속기용 SoC/서브시스템 아키텍처 정의 및 RTL 설계, IP 통합을 위한 크로스펑셔널 협업(검증·소프트웨어·백엔드), DSP 알고리즘과 하드웨어 구현 연계, 실리콘 브링업 및 하드웨어·소프트웨어 디버깅 주도, 클럭·전원 제어 설계 및 시스템 수준 최적화 수행.
자격 요건
10년 이상 복잡한 RTL 설계 경험(SystemVerilog/Verilog). SoC/서브시스템 아키텍처부터 물리 구현까지 리드한 경력. VCS 또는 Xcelium 숙련(디버깅, 게이트 레벨 시뮬레이션). Lint, CDC, RDC, DFT, 합성(Synthesis) 플로우 및 IP-XACT 등 자동화 통합 도구 숙련. 전반적인 SoC 라이프사이클(파워온 리셋 시퀀스, 클럭 도메인 크로싱) 이해. DSP 엔지니어와 협업 경험. 선호: 클럭/리셋/전원 제어 유닛 설계 경험, ARM MMU 아키텍처 및 메모리 일관성 프로토콜 이해.
기술 스택
SystemVerilogVerilogVCSXceliumGate Level SimulationLintCDCRDCDFTSynthesisIP-XACT클럭/리셋/전원 제어(Clock/Reset/Power Control)ARM MMU메모리 일관성 프로토콜DSP 하드웨어 연계