rebellions
IP Design Engineer
하드웨어·임베디드
AI 요약
AI 가속기 IP 및 SoC 핵심 컴포넌트의 아키텍처 정의와 RTL 구현을 담당하는 IP 설계 엔지니어 채용 공고. 크로스 펑셔널 팀과 협업하여 알고리즘과 하드웨어 간 연계를 수행하고, DSP 구현 협업 및 실리콘 브링업·디버깅에 참여합니다.
주요 업무
AI 가속기 IP 및 필수 SoC 컴포넌트의 아키텍처 정의 및 RTL 설계. 검증, SoC 인티그레이션, 소프트웨어 팀과의 협업을 통한 시스템 내 IP 기능 보장. DSP 엔지니어와 협업하여 특수 알고리즘의 하드웨어 구현 최적화. 실리콘 브링업 및 하드웨어 디버깅 참여로 실제품 성능 검증.
자격 요건
SystemVerilog 또는 Verilog를 사용한 RTL 설계 경력 3년 이상. 초기 아키텍처 정의부터 최종 RTL 구현까지의 전체 설계 라이프사이클 경험. 논리 시뮬레이션 도구(VCS, Xcelium) 숙련 및 복잡한 RTL 이슈 해결 능력. Lint, CDC, DFT, Synthesis 등 업계 표준 품질 툴체인 경험. 우대: 부동소수점(연산) 유닛 및 최적화된 버퍼 설계 경험, MMU 아키텍처 이해 및 ARM MMU 활용 경험, AMBA-BUS 및 고성능 인터커넥트 프로토콜 이해, RTL 수준 전력 추정/최적화 경험.
기술 스택
SystemVerilogVerilogRTLVCSXceliumLintCDCDFTSynthesisAMBA-BUSARM MMUMMU 아키텍처부동소수점 연산 유닛 설계버퍼 구조 최적화DSP전력 분석(RTL 수준)Silicon bring-up논리 시뮬레이션