rebellions
Physical Design Engineer - Frontend
하드웨어·임베디드
AI 요약
ASIC/반도체 물리(Physical) 설계 엔지니어 채용. RTL에서 GDS까지의 물리 설계 흐름 구현 및 자동화, 논리 합성(physical-aware 포함), 클럭 게이팅 삽입, 논리 등가성 검사 및 FECO, STA/시뮬레이션을 통한 타이밍·전력·PPA 최적화, QoR 분석 및 아키텍처 개선 제안 등 수행. 경력 8년 이상, EDA 툴 워크플로우 경험과 Tcl/Perl/Python 스크립팅 능력 요구.
주요 업무
RTL에서 GDS까지의 물리 설계(Physical implementation) 프로세스 구현 및 자동화; 물리 인식 여부에 따른 논리 합성 수행, 클럭 게이팅 삽입 및 새로운 아키텍처에 대한 타당성 검토; 논리 등가성 검사 및 FECO(기능 ECO) 수행; STA 및 시뮬레이션을 통해 로직·전체 설계 최적화; setup/hold 타이밍 사인오프 관리(논리 DR 수정 포함); 전력 추정 및 PPA 최적화(포함 PVT 조정); 논리적 관점에서 QoR 향상을 위한 아키텍처 변경 제안; DSP 및 외주업체 지원을 통해 TAT 준수 및 품질 보장.
자격 요건
학사 이상(전기/전자공학 또는 동등 경험), 반도체 업계 EDA 툴 워크플로우 최소 8년 경력, Tcl/Perl/Python 등 스크립팅 언어 능숙, RTL→GDS 워크플로우 자동화 및 물리 설계 프로세스·툴 숙련, FECO(In-Place-Optimization) 높은 이해, 물리 구현의 한두 가지 분야 리딩 경험, 설계 파라미터 추출·QoR 요약 및 트렌드 분석 경험.
기술 스택
EDA toolsRTL-to-GDS 흐름논리 합성(Logic synthesis)물리 인식 합성(Physical-aware synthesis)클럭 게이팅(Clock-gating)논리 등가성 검사FECO / ECOSTA(정적 타이밍 분석)시뮬레이션PPA 최적화전력 추정(Power estimation)PVT 조정QoR 분석TclPerlPython