rebellions
Physical Implementation Engineer - DFT
하드웨어·임베디드
AI 요약
반도체 칩의 DFT(Design-for-Test) 및 물리 구현을 담당하는 경력직 채용공고입니다. 스캔 삽입 및 DFT 시뮬레이션, Logic BIST 및 BIRA/BIST 삽입·시뮬레이션, 패키지 레벨 테스트 계획, 스캔 덤프 및 스캔->DRAM 로직 구현 등 DFT 전반과 합성부터 생산까지의 DFT 지원을 수행하며, 물리 구현 및 패키지(2.5D/3D/칩렛) 관련 설계/테스트 커버리지 개선을 위한 아키텍처·구현 제안 역할이 포함됩니다.
주요 업무
Scan/IP 스캔(압축기 포함) 삽입 및 DFT 시뮬레이션; SoC DFT 계획 수립; Logic BIST 및 BIRA/BIST 삽입 및 시뮬레이션; 패키지 레벨 테스트 계획 수립; 스캔 덤프 및 스캔->DRAM 로직 구현; 합성부터 생산까지 DFT 관련 지원; 테스트/결함 커버리지 향상을 위한 아키텍처 및 구현 레시피 제안; DSP 및 외주 업체 지원을 통한 TAT 준수 및 품질 보장.
자격 요건
전기공학 학사 이상(또는 동등 실무경험). 반도체 업계에서 EDA 툴 워크플로우 경험 최소 8년. 워크플로우 자동화 및 데이터 시각화를 위한 스크립팅 언어(Tcl, Perl, Python 등) 숙련. RTL->GDS 자동화를 포함한 물리 설계 프로세스 및 툴 관련 광범위한 경험. 2.5D, 3D, 칩렛 등 고급 패키지에 대한 높은 이해. 물리 구현의 한 축을 주도한 경험. 설계 파라미터 추출, QoR(Results) 요약 및 트렌드 분석을 통한 QoR 개선 경험.
기술 스택
DFTScan insertionLogic BISTBIRABIST 시뮬레이션스캔 덤프 / 스캔->DRAMEDA 툴 워크플로우물리 설계 (RTL->GDS)패키지(2.5D/3D/칩렛) 이해합성(synthesis)QoR 분석TclPerlPython