rebellions
SoC/Top Design Engineer
하드웨어·임베디드
AI 요약
SoC/Top Design Engineer 채용으로, 복잡한 SoC 프로젝트의 탑레벨 아키텍처 설계 및 RTL 통합을 담당합니다. CPU/AI/memory 인터페이스 등 서브시스템 통합, 버스 인터커넥트 정의, 클럭/리셋/파워 도메인 관리, 합성·타이밍·전력 분석을 통한 성능 최적화, 백엔드·검증팀과 협업하여 디자인 클로저 및 테이프아웃을 진행하고 DFT·기능 검증 활동을 지원합니다. 주요 요구사항은 5년 이상의 RTL/SoC 통합 경험, Verilog/SystemVerilog 및 AMBA(AXI/AHB) 지식, EDA 툴 숙련도, SoC 설계 플로우 이해이며 Python/TCL 스크립팅과 UVM 검증 경험이 우대됩니다.
주요 업무
SoC 탑레벨 아키텍처 설계 및 RTL 통합; CPU/AI/memory 인터페이스 등 서브시스템 통합 및 버스 인터커넥트 정의; 클럭/리셋/전력 도메인 제어 및 검증 환경 관리; 합성, 타이밍, 전력 분석을 통한 성능 최적화; 백엔드 및 검증팀과의 협업을 통한 디자인 클로저 및 테이프아웃 지원; DFT 및 기능 검증 활동 지원
자격 요건
필수: 5년 이상 RTL 설계 및 SoC 통합 경험, Verilog/SystemVerilog 실무 지식, AMBA(AXI/AHB) 프로토콜 숙지, EDA 툴 사용 능력, SoC 설계 플로우(Synthesis, P&R, STA, ECO 등) 이해, 설계 품질에 대한 세심한 주의력, 팀 간 협업·커뮤니케이션 능력, 분석적 문제해결 능력. 우대: CPU/GPU/NPU IP 통합 경험, 저전력·고속 설계 전문성, UVM 기반 검증 환경 숙련, Python/TCL 스크립팅 자동화 경험, Linux 기반 개발 환경 경험.
기술 스택
VerilogSystemVerilogAMBAAXIAHBEDA toolsSynthesisP&RSTAECODFTUVMPythonTCLLinuxCPU IPGPU IPNPU IP