Jobs
naraspace 로고

naraspace

[기술] FPGA 엔지니어 (경력 2년▲) / 근무지(서울/대전)

정규직(풀타임)대면혼합근무하드웨어·임베디드

AI 요약

나라스페이스테크놀로지의 FPGA 엔지니어(경력 2년 이상) 채용공고입니다. SoC 기반 FPGA(Leon3, Actel, Xilinx Zynq)에서 PS–PL 연동 구조를 활용한 설계 및 개발, AMBA AXI(AXI4-Lite, AXI-Stream) 기반 IP/주변장치 개발 및 성능 최적화, SpaceWire/UART/SPI/CAN 등 통신 인터페이스와 BRAM/FIFO/DDR 등 메모리 아키텍처 설계·구현 업무를 담당합니다. 근무지는 서울(영등포) 또는 대전(유성) 선택 가능하며 정규직(상시채용, Permanent)이고 시용기간 3개월이 있습니다. 기술직군 지원자는 포트폴리오 제출이 필수입니다.

주요 업무

SoC 기반 FPGA(PS–PL 연동) 설계 및 개발; AMBA AXI 기반 IP/주변장치(AXI4-Lite, AXI-Stream 포함) 개발 및 성능 최적화; SpaceWire/UART/SPI/CAN 등 통신 인터페이스 및 AXI 기반 peripheral RTL 설계/구현; BRAM/FIFO/Dual-port RAM/DDR 등 FPGA 메모리 아키텍처 설계 및 적용.

자격 요건

SoC 기반 FPGA 개발 경험(PS–PL Interface, AXI interconnect, Interrupt, Clock/Reset 구조 이해), AMBA AXI(AXI4-Lite, AXI-Stream) 기반 개발 경험, ILA 등 디버깅 툴 사용 경험, RTL 설계 경험 및 통신·메모리 관련 기본 구조 이해, 임베디드 시스템 전반 이해(SoC/MCU 아키텍처, 부트 프로세스, 인터럽트 처리). 포트폴리오 제출 필수. 우대: 임베디드 개발, 소형위성/위성체 전장품 개발 경험, 전자회로도 개발 경험, 비휘발성 메모리 인터페이스 및 ECC 이해.

기술 스택

FPGASoC (Leon3, Actel, Xilinx Zynq)PS–PL InterfaceAMBA AXI (AXI4-Lite, AXI-Stream)AXI interconnectRTL 설계ILA (Integrated Logic Analyzer)SpaceWireUARTSPICANBRAMFIFO (동기/비동기)Dual-port RAMDDR임베디드 시스템MCU비휘발성 메모리 인터페이스ECC
AI 점수 5none
지원하기

naraspace의 다른 공고

알림

알림이 없습니다