High-Speed Interface Validation Engineer, Post Silicon Validation

HBM, PCIe, UCIe, custom SerDes 등 고속 인터페이스를 end-to-end 검증, PHY training부터 sustained traffic까지 링크 동작 확인, eye diagram/jitter/voltage margin/equalization 튜닝 등 전기적 특성 분석, 프로토콜 적합성 및 상호운용성 테스트 수행, PVT 및 aging 조건 스트레스 테스트, 링크 training 실패·bit error·성능 저하 디버깅, PHY 설계팀과 협업해 equalization 최적화 및 silicon feedback 제공, 양산 준비를 위한 characterization 데이터 및 compliance test suite 구축.

필수: 3년 이상의 비인턴 전문 소프트웨어 개발 경험, 2년 이상의 시스템 설계/아키텍처 경험, RF 측정 장비(파워미터, 스펙트럼 분석기, 벡터 신호 발생기, 네트워크 분석기, 오실로스코프) 사용 경험, Computer Science/Computer Engineering/Electrical Engineering 학사 또는 MATLAB, Python, Pearl을 활용한 테스트 셋업 자동화 경험, HBM/PCIe/DDR/SerDes/UCIe 중 최소 1개 고속 인터페이스 검증·특성화 3년 이상, eye diagram·jitter decomposition·voltage/timing margin 측정 역량, JEDEC HBM/DDR·PCI-SIG PCIe·UCIe 중 최소 1개 규격 이해. 우대: SDLC 전반 경험(코딩 표준, 코드리뷰, 형상관리, 빌드, 테스트, 운영), HBM PHY training sequence 및 characterization, FEC와 BER/MTBF 이해, PCB/package SI(S-parameters, channel modeling), multi-die/chiplet 및 die-to-die interconnect 검증, CTLE/DFE/FFE 및 adaptive tuning 경험.