Advanced Packaging Reliability Engineer

고성능 HPC 패키지의 reliability test plan 수립 및 평가, 위험 요소 식별과 failure-mechanism 분석, root-cause investigation 및 mitigation/corrective action 개발, thermo-mechanical modeling 기반 패키지 설계 최적화, reliability model 및 lifetime prediction methodology 개발·검증·적용, 구조/소재/조립 공정 추천을 통한 신뢰성 및 제조 robustness 향상, 제품 조건에서 interconnect electromigration lifetime 예측, 패키지/실리콘/시스템/제조/ASIC 파트너와의 협업을 통한 qualification 전략 수립 및 이슈 해결.

필수: 반도체 패키지 신뢰성 원리 및 고장 메커니즘 관련 8년 이상 경력, electromigration/solder-joint fatigue/interfacial delamination/dielectric cracking/via failure/warpage/creep/stress relaxation/material degradation 이해, 2.5D 및 3.5D integration, interposer, embedded bridge, chiplet, HBM integration, RDL, package-level power delivery 이해, 패키지 failure investigation 및 root-cause analysis 경험, thermal/mechanical finite-element modeling 경험, CTE/elasticity/viscoelasticity/plasticity/creep/adhesion/fracture toughness/thermal conductivity 등 소재 거동 이해. 우대: electromigration 또는 interconnect lifetime model 개발 경험, thermal cycling/power cycling/current-stress testing 및 reliability extrapolation 경험, acoustic microscopy/X-ray/cross-section/SEM 등 failure analysis 경험, package-integrated voltage regulation 및 high-current power delivery 지원 경험, Mechanical/Electrical Engineering, Materials Science, Physics 관련 석·박사 학위, 강한 커뮤니케이션 및 cross-functional leadership 역량.