[AI반도체] NPU Core Architect

NPU IP Architecture 및 Microarchitecture 정의(Compute, Memory, NoC, ISA), AI Workload(LLM, ViT, Diffusion, VLA 등) 특성 분석 및 HW 매핑 전략 수립, Cycle-Accurate/Analytical Performance·Power Model 개발 및 운영, PPA Trade-Off 기반 Design Space Exploration 주도, 최신 Quantization 및 Mixed-Precision의 HW 영향 분석과 Datapath 방향 제시, Algorithm/Compiler/Runtime 팀과 HW/SW Co-Design, Architecture Specification 문서화 및 RTL/DV/Implementation 팀에 대한 Specification Ownership.

전자공학, 컴퓨터공학 또는 관련 분야 학사 이상. NPU/CPU/GPU/DSP/SoC 등 Processor 또는 Accelerator Architecture 설계 경험, Compute Datapath·Memory Hierarchy·Interconnect 이해, AI/DL Workload 분석 및 HW 매핑 경험, AI Workload의 수학적 구조에 대한 깊은 이해, Tensor Shape·Layout·Stride·Memory Access Pattern 이해, C++/Python 기반 Performance Model 개발 경험.