gaonchips
수시채용
정규직(풀타임)대면근무하드웨어·임베디드
AI 요약
Physical Design 및 Physical Verification 중심의 반도체 레이아웃/배치·배선 엔지니어 채용으로, PnR, 타이밍/전력/신호 무결성, DRC/LVS 등 사인오프 업무를 수행합니다.
주요 업무
Flatten 또는 Hierarchical Physical Design Flow, block partitioning, top/sub block implementation, high speed block hardening(CPU/GPU/NPU/DDR/PCIe 등), timing/congestion/cross-talk noise sign-off, low power design flow(UPF based PnR, level-shifter/ISO/power switch insertion, wake-up noise analysis), flip-chip flow(BUMP assignment, RDL routing), parasitic RC extraction, power integrity(dynamic/static IR drop, EM analysis), signal integrity, physical verification(DRC/LVS/ERC/ESD/DFM)
자격 요건
Physical Design 관련 업무 경력 2년 이상, 4년제 학사 이상, 해외여행 결격 사유 없음, 남성의 경우 병역필 또는 면제자
기술 스택
TCLPythonUPFPnRDRCLVSERCESDDFM