dnotitia
[전문연구요원] SoC Design Engineer
정규직(풀타임)대면혼합근무하드웨어·임베디드
AI 요약
디노티시아의 SoC 그룹에서 AI 가속기 SoC의 전체 아키텍처 정의부터 검증·양산까지 담당할 SoC Design Engineer를 모집합니다. Verilog 기반의 고성능·저전력 RTL 설계 및 최적화, IP 블록 통합, 합성·타이밍·전력 최적화, 검증팀과 협업한 검증 계획 수립 및 디버깅 등이 주요 업무이며, Cadence/Synopsys/Mentor 등 EDA 툴 경험과 컴퓨터 아키텍처 및 ASIC/FPGA 설계 경험을 요구합니다. 유연근무·재택근무 제도를 운영합니다.
주요 업무
Verilog를 활용한 고성능·저전력 RTL 컴포넌트 설계·개발 및 최적화; 칩 아키텍처 및 모듈 사양 정의를 위한 유관부서 협업; 다양한 IP 블록 통합 및 아키텍처 정합성 확보; 합성, 타이밍 분석, 전력 최적화를 통한 설계 목표 달성; 검증팀과 협업한 검증 계획 수립 및 설계 견고성 확보; 유닛/시스템 레벨 디버깅 및 이슈 해결
자격 요건
전기전자공학, 컴퓨터공학 또는 관련 전공 학사/석사; 컴퓨터 아키텍처에 대한 폭넓은 이해와 실무 경험; Verilog 전문성 및 ASIC/FPGA 설계 프로세스 이해; Cadence, Synopsys, Mentor Graphics 등 EDA 툴 사용 경험; 문제 해결 능력 및 원활한 커뮤니케이션 역량
기술 스택
VerilogRTL 설계ASICFPGACadenceSynopsysMentor GraphicsEDA 툴합성(synthesis)타이밍 분석전력 최적화Low-power Design TechniquesPythonTcl