fadu
1. 개발
정규직(풀타임)대면근무하드웨어·임베디드품질·테스트
AI 요약
FADU에서 IP 및 SoC 레벨의 반도체 설계 검증 완성도를 높일 Design Verification Engineer를 채용합니다. UVM 기반 검증 환경 구축, 시나리오/커버리지 검증, 자동화 스크립트 작성, Co-simulation 및 검증 전략 수립 업무를 수행합니다.
주요 업무
UVM 기반 검증 환경 구축 및 Test Scenario/Test Bench 작성, ABV/CRV/CDV 기반 검증 및 Code/Functional Coverage 분석, C/C++·Python·Make·Perl·Shell을 활용한 검증 자동화, DPI-C/PLI 기반 Co-simulation 및 HW/SW 통합 검증, IP/SoC 레벨 Verification Plan 수립 및 검증 전략 도출
자격 요건
전자공학, 컴퓨터공학 또는 유관 학과 학사 이상, Design Verification(DV) 실무 경력 3년 이상, 컴퓨터 구조/운영체제/반도체 및 ASIC Design Flow 이해, Verilog/SystemVerilog 및 SystemVerilog OOP 이해, C/C++·Python 기반 개발 및 검증 경험, Make/Perl/Shell 스크립트 활용 경험
기술 스택
UVMVerilogSystemVerilogSystemVerilog OOPCC++PythonMakePerlShellDPI-CPLIABVCRVCDVCode CoverageFunctional Coverage