[Mixed Signal IC] High-Speed Interface RTL Design Engineer

High-Speed Interface RTL 설계, 고속 인터페이스 IC(NAND, PCIe, PHY 등)용 디지털 로직 아키텍처 및 데이터 패스 설계, 송수신 로직/FIFO/타이밍 제어/동기화 설계, 데이터 무결성 보장, Verilog/SystemVerilog RTL 설계 및 구현, Micro-architecture 설계 및 사양서 작성, Block/Chip level 기능 검증, Synthesis/STA 및 Timing Closure 지원, Analog/Mixed-Signal 및 Backend 팀 협업

학사 이상(전자공학, 반도체 회로 설계, 컴퓨터 공학 등 관련 전공), Digital RTL 설계 실무 경력 5년 이상, Verilog RTL Coding 및 시뮬레이션 숙련, ASIC/SoC Front-end 설계 플로우 이해, 원활한 커뮤니케이션 및 협업 능력