telechips
[판교 사옥] SoC Design Engineer(전문연구요원)
정규직(풀타임)대면근무하드웨어·임베디드
AI 요약
텔레칩스 판교사옥에서 자동차용 SoC 설계를 담당할 ASIC/SoC 설계 매니저를 채용하며, RTL 설계부터 합성·분석·DFT·테스트 벡터 생성까지 수행합니다.
주요 업무
회로 설계(RTL Design), 설계 회로 합성, 회로 분석(CDC, STA 등), 테스트를 위한 설계(DFT), 테스트 벡터 생성, 차량용 응용 프로세서 설계 관련 실무
자격 요건
디지털 시스템에 대한 이해가 필요하며, Verilog HDL은 필수입니다. C 언어로 Embedded Processor용 간단한 코드 개발이 가능해야 하고, 관련 분야 학사학위 이상이 요구됩니다. Python 등 Script Language, SystemVerilog, System-C 활용 가능자는 우대합니다.
기술 스택
Verilog HDLCPythonSystemVerilogSystem-CRTLASICDFTCDCSTA
telechips의 다른 공고
[판교 사옥] Project Manager
제품·기획·디자인정규직(풀타임)[판교 사옥] 시스템 분석·디버깅 엔지니어
하드웨어·임베디드정규직(풀타임)[해외/Singapore] Sales Manager
영업정규직(풀타임)[판교 사옥] Embedded Linux SDK 개발자
[해외/Japan] Administration Associate
경영지원정규직(풀타임)[해외/Japan] Sales Account Manager
영업정규직(풀타임)[판교 사옥] TOPST Sales Manager
영업정규직(풀타임)[판교 사옥] Android SDK 개발 Project Leader
개발, 하드웨어·임베디드, 인프라·DevOps, 품질·테스트정규직(풀타임)