IP Enablement Application Engineer

IP 통합 및 고객 기술지원(원격/현장 포함), 할당된 IP 완전 소유 및 SoC 통합 지원, IP 콜래터럴 생성·논리 검증·릴리스·통합 관련 이슈 해결 주도, 교차 기능 팀과 협업하여 SoC·IP 통합 방법론·모범사례 개발, 고객 요구사항 식별·문서화 및 교육 자료 작성·기술 교육 제공, 설계 키트와 문서 품질 개선 및 테이프아웃 지원, 디버그 및 문제해결, 통합 생산성 향상을 위한 방법론 개선 기여.

필수: 미국 시민권, 미 정부 보안허가 취득 가능, 전기공학/컴퓨터공학 또는 STEM 학사, SoC IP 통합 경력 2년 이상, Verilog/SystemVerilog 기반 RTL 설계 및 DFT 포함 경력 3년 이상, ASIC/SoC 개발 경험. 우대: 활성 미 정부 보안허가(Secret 이상), 석사 이상, ADPLL/GPIO/디지털 온도센서/DDR/LPDDR/PCIe/USB/USB-C/Ethernet 등 산업 표준 IO 인터페이스 경험, VCS/Verdi/Spyglass 등 EDA 툴 경험, IP 통합·개발 경험, Perl/Tcl/Python 등 스크립트 언어 경험, 고객 사이트 출장이 가능함.