intel
Mixed Signal IP Verification Engineer
정규직(풀타임)대면혼합근무품질·테스트하드웨어·임베디드
AI 요약
Intel CEG Memory PHY Group에서 DDR PHY IP의 사전 실리콘 검증을 담당할 Verification Engineer를 채용합니다. 테스트 계획 수립, TB 아키텍처 정의, 테스트벤치 작성, 디버깅, 검증 자동화 및 UVM 기반 기능 검증을 수행합니다.
주요 업무
기능 검증 플로우 전반 수행, 테스트 플랜 작성, TB 아키텍처 정의 및 테스트벤치 개발, 설계 및 마이크로아키텍처 검증, 검증 작업 자동화, 결과 분석 및 이슈 디버깅, 검증 전략/계획 수립, 기술 리뷰 주도, 검증 인프라 및 방법론 개선, 팀원 지원 및 이슈 해결 지원.
자격 요건
BS/MS 학위와 Design Verification 관련 5~10년 경력. SystemVerilog, OVM/UVM 경험 필수. 테스트벤치 아키텍처 및 테스트 플랜 수립부터 검증 종료, 웨이브폼 디버그, functional/code coverage, VCS NLP 및 non-NLP 시뮬레이션, GLS 경험 필요. 우수한 문제 해결 및 커뮤니케이션 역량 필요. Python/Perl 스크립팅, Git, DDRPHY validation 및 DFx 경험 우대. VSCode GitHub Copilot 또는 기타 AI 경험 우대.
기술 스택
SystemVerilogOVM/UVMPythonPerlGitVCSGLSWaveform DebugVSCodeGitHub Copilot
intel의 다른 공고
High speed PHY System Architect
하드웨어·임베디드, 연구·R&D정규직(풀타임)Manufacturing Technician ( 1 year contract)
하드웨어·임베디드, 현장운영기간제(계약직)Mixed Signal IP Verification Engineer
하드웨어·임베디드정규직(풀타임)Mechanical Systems and Component Architect
하드웨어·임베디드기간제(계약직)Credit Manager
경영지원정규직(풀타임)Process Integration Development Engineer - Defect Metrology
하드웨어·임베디드, 연구·R&D정규직(풀타임)Sr. Principal Engineer, AI Systems and Solutions
하드웨어·임베디드, 연구·R&D정규직(풀타임)Advanced Packaging Singulation Engineer
현장운영정규직(풀타임)