deepx
R&D
정규직(풀타임)대면근무하드웨어·임베디드
AI 요약
DEEPX에서 혼합신호 IP 아키텍처/설계 엔지니어를 채용하며, PLL/DLL/LDO/ADC·DAC/고속 인터페이스(SerDes) 설계, 시뮬레이션, 레이아웃 협업, 실리콘 평가 및 SoC 통합 업무를 수행합니다.
주요 업무
혼합신호 IP 아키텍처 및 설계, 회로 구현 및 시뮬레이션/포스트 레이아웃 검증, 레이아웃 엔지니어와 협업한 플로어플래닝 및 매칭/기생저감, 실리콘 브링업 및 특성평가, SoC 통합팀과의 IP 매크로 통합 및 상위 레벨 검증
자격 요건
전기/전자공학 또는 관련 전공 학사·석사·박사 학위, CMOS 공정 및 아날로그 설계 이해, Cadence Virtuoso/Spectre/Hspice/FineSim 등 EDA 툴 사용 경험, PLL·Data Converter·Power Management 등 혼합신호 IP 설계 및 테이프아웃 경험, 복잡한 혼합신호 이슈를 트랜지스터 레벨에서 디버깅할 수 있는 분석력
기술 스택
Cadence VirtuosoSpectreHspiceFineSimVerilog-ASystemVerilogPythonPerlTclCMOSFinFETSerDesPLLDLLLDOADCDAC