deepx
R&D
정규직(풀타임)대면근무하드웨어·임베디드
AI 요약
DEEPX에서 CPU Integration Engineer를 채용합니다. NPU 중심의 AI SoC에 ARM 또는 RISC-V 기반 CPU IP를 통합하고, 고속 온칩 인터커넥트(NoC/AMBA) 설계, 메모리 계층 통합(L2/L3 캐시, SCU, 메모리 컨트롤러), RTL 수준 검증(CDC, lint) 및 성능 튜닝을 담당합니다. 5년 이상 SoC 통합 또는 RTL 설계 경력과 Cortex-A 시리즈 멀티클러스터 통합 경험이 요구되며 Verilog/SystemVerilog, AMBA(AXI4/ACE/CHI) 숙련 필수입니다. 근무는 주 5일(오프라인), 정규직 채용입니다.
주요 업무
• ARM 또는 RISC-V 기반 CPU IP를 AI SoC 플랫폼에 통합(탑레벨 연결 및 계층화)
• AMBA(AXI/ACE/CHI) 기반 고속 온칩 인터커넥트 설계 및 구성
• L2/L3 캐시, Snoop Control Unit, 메모리 컨트롤러 등 메모리 계층 통합 및 최적화
• RTL 수준 통합 검증, lint 및 CDC 분석 수행
• CPU-NPU 통신 관련 시스템 병목 분석 및 성능 튜닝
• 프런트엔드/백엔드 및 소프트웨어/펌웨어 팀과 협업하여 부트 시퀀스 및 전력 관리 설계
자격 요건
• Cortex-A 시리즈 및 멀티클러스터 통합 경험 필수
• 전공: 전기공학, 컴퓨터공학 또는 관련 전공 학사/석사
• 5년 이상 SoC 통합 또는 RTL 설계 경력
• Verilog / SystemVerilog 숙련
• AMBA 프로토콜(AXI4, ACE, CHI)에 대한 깊은 이해
• ARM Cortex-A/R/M 또는 RISC-V CPU IP 사용 경험
• SoC 설계 플로우 및 EDA 툴 경험 (예: Synopsys Platform Architect, Cadence Genus)
기술 스택
ARM Cortex-ARISC-VVerilogSystemVerilogAMBA (AXI4, ACE, CHI)NoC / NICL2/L3 CacheSnoop Control Unit (SCU)메모리 컨트롤러RTL 검증CDC 분석LintSynopsys Platform ArchitectCadence GenusFPGA 구현 (우대)UPF/CPF (저전력 설계)TrustZone / Root of Trust (보안 통합)5nm/4nm 공정 경험