chipsnmedia
[대구] RTL 엔지니어
정규직(풀타임)대면근무하드웨어·임베디드
AI 요약
Verilog RTL 기반 칩 하드웨어 설계자 채용. Video spec 정의, Macro/Micro 아키텍처 설계, RTL 코딩 및 시뮬레이션·Synthesis를 통한 모듈 개발과 스크립트로 기존 RTL 블록 및 검증 환경 유지·향상 업무. Verilog, C/C++ 기반 설계·검증 경험과 EDA 툴 사용 능력 필요. Python/Linux 스크립트 및 FPGA 검증 경험 우대. 근무형태는 유연근무(코어타임 있음), 정규직(연봉 예시 학사 신입 5,000만원).
주요 업무
Video Spec 정의, Macro/Micro 아키텍처 설계, RTL 코딩, 시뮬레이션 및 Synthesis를 포함한 모듈 개발. 스크립팅 툴을 사용해 기존 RTL 블록 및 검증 환경 유지·향상.
자격 요건
Verilog RTL을 이용한 HW 설계 경험. Verilog HDL 및 C/C++을 사용한 설계/검증 전문 지식. RTL simulation, Debugging, Synthesis 및 lint/CDC를 위한 EDA 툴 사용 능력.
기술 스택
Verilog RTLVerilog HDLC/C++RTL simulationSynthesisDebugginglint/CDCEDA 툴PythonLinux scriptingFPGA 플랫폼