[판교 사옥] SoC DRAM IP & Sub System Engineer

DDR IP 사양 검토·도입 및 성능 기반 System Architecting, DDR IP의 SOC 통합 및 검증, DRAM 연동 System 검증 계획 수립 및 실행, 제품화·양산 과정의 IP·DRAM 관련 이슈 해결, DRAM 성능 최적화 및 안정성 확보, 최신 DRAM 기술·트렌드 파악 및 적용

필수: DRAM Controller/PHY의 Integration 및 검증 경험, SOC 설계 및 통합 경험. 우대: 실제 칩 양산 경험 및 이슈 해결 경험, 전기/전자공학·컴퓨터공학 등 관련 학사 이상, SystemVerilog/UVM 등 검증 언어·방법론 이해, FPGA/Emulator 등 프로토타이핑을 활용한 검증 경험, LPDDR4/4X/5/5X Controller 및 DDR PHY 경험자, DDR IP 및 DRAM 관점의 System Performance Architecturing 경험.