intel
Senior CPU Performance Architect
정규직(풀타임)대면혼합근무하드웨어·임베디드연구·R&D
AI 요약
Intel의 CPU Performance Architect 채용공고입니다. 고성능 및 저전력 CPU의 마이크로아키텍처 사양을 정의하고 성능·전력 모델링, 병목 분석, RTL/실리콘과의 성능 상관관계 디버깅 등을 수행합니다. 고성능 CPU 설계 경험(브랜치 예측, 페치/디코드, 리네임/할당, 실행 유닛, 메모리 서브시스템 등)과 cycle-accurate C++ 성능 시뮬레이터 경험을 요구하며, 미국(오스틴 등) 근무지와 하이브리드 근무 모델, 연봉 범위가 명시되어 있습니다.
주요 업무
CPU 마이크로아키텍처 사양의 end-to-end 개발 및 추진, 설계 타당성 및 트레이드오프 평가, 새로운 마이크로아키텍처 접근법 탐색, 성능·전력 모델링 및 병목 분석, 아키텍트·설계·검증·밸리데이션 팀과 협업, 기능 구현 중 발생하는 이슈 완화 및 설계 개선, RTL/실리콘 결과와 성능 모델 간 미상관(miscorrelation) 디버깅 및 수정 참여.
자격 요건
최소요건: 석사 학위 및 10년 이상 관련 경력 또는 박사 학위 및 6년 이상 관련 경력. 8년 이상 연속적으로 cycle-accurate C++ CPU 성능 시뮬레이터 경험. 고성능 CPU 설계 경험(Branch Prediction, Fetch/Decode, Rename/Allocation, Reservation Stations/Execution, Memory Subsystem, Prefetchers 등) 및 마이크로아키텍처 디버깅/시뮬레이션 문제 해결 능력. 마이크로아키텍처/RTL/논리 개발 배경. 선호사항: 사이클-정확 성능 시뮬레이터에서 기능 모델링 경험, 실리콘 전·후(perf pathfinding, RTL 상관, Post-Si 디버깅) 경험, 성능 시나리오·KPI·워크로드 이해, 고급 OOP(C++/STL) 및 스크립팅 언어, 어셈블리 작성 및 RTL 성능 디버깅 능력.
기술 스택
C++STLCycle-accurate CPU performance simulatorsRTL어셈블리(Assembly)스크립팅 언어(예: Python 등)마이크로아키텍처(Branch Prediction, Fetch/Decode, Rename/Allocation 등)성능 모델링 및 분석실리콘-RTL 성능 상관관계 디버깅검증·밸리데이션
intel의 다른 공고
High speed PHY System Architect
하드웨어·임베디드, 연구·R&D정규직(풀타임)Manufacturing Technician ( 1 year contract)
하드웨어·임베디드, 현장운영기간제(계약직)Mixed Signal IP Verification Engineer
하드웨어·임베디드정규직(풀타임)Mixed Signal IP Verification Engineer
품질·테스트, 하드웨어·임베디드정규직(풀타임)Sr. Principal Engineer, AI Systems and Solutions
하드웨어·임베디드, 연구·R&D정규직(풀타임)Process Integration Development Engineer - Defect Metrology
하드웨어·임베디드, 연구·R&D정규직(풀타임)Mechanical Systems and Component Architect
하드웨어·임베디드기간제(계약직)Credit Manager
경영지원정규직(풀타임)