intel

Static Timing Analysis Engineer

정규직(풀타임)대면혼합근무하드웨어·임베디드

AI 요약

Intel의 차세대 SoC 물리설계에서 타이밍 분석·최적화·검증을 수행하는 시니어 Physical Design Timing Engineer 포지션입니다. 고성능·저전력 설계 환경에서 팀 간 협업을 통해 타이밍 모델과 제약 조건을 정의·개선합니다.

주요 업무

칩 및 블록 수준 타이밍 분석과 최적화 수행. 타이밍 제약 생성·검증 및 위반 사항 해결. 타이밍 rollup, 전력 최적화 클록 네트워크 개발·구현. 고품질 타이밍 모델 방법론 정의 및 적용. PVT 조건 설정 기반 타이밍 분석. 아키텍처·클록·로직·백엔드 팀과 협업하여 클록 밸런스와 전력 전달 최적화, 효율적 분할 수행.

자격 요건

학사 이상(전기공학, 컴퓨터공학 또는 관련 전공). Physical Design 경력 8년 이상(석사 6년 이상, 박사 4년 이상). Static timing analysis 도구 및 방법론 숙련. 타이밍 모델링, 검증, constraint 생성, 최적화 경험. PVT 조건에 대한 기술적 이해.

기술 스택

static timing analysisSoCclock designtiming modelingconstraint generationPVT

지원하기

Static Timing Analysis Engineer

AI 요약

주요 업무

자격 요건

기술 스택

intel의 다른 공고

알림