Senior Staff Mixed Signal IP Enablement and Debug Engineer

고객의 IP 질문 대응, IP 리뷰/랩 데모/교육 제공, 외부 고객용 IP 문서 및 자료 작성, SoC 고객 및 IP 설계팀과 협업하여 pre-silicon부터 post-silicon까지 통합 및 디버그 지원, AI-driven tools와 Python/System Verilog로 테스트 플랜 및 콘텐츠 개발, SoC 보드 설계 리뷰 및 기술 권고, 신호/전력 무결성 시뮬레이션 수행, 실리콘 bring-up 및 전력 인가 활동 지원, IP 관련 실리콘 이슈 식별·조사·해결, 고객 이슈 디버깅 및 원인 분석 주도.

컴퓨터공학, 전기공학 또는 관련 전공 학사 7년 이상 또는 석사 4년 이상 경력. IP Integration, pre-silicon verification, post-silicon validation/debug 경험. PCIe, USB, SATA, TypeC, Ethernet, DDR, LPDDR, UCIe 등 IO/PHY 또는 Controller 경험. Oscilloscope, Logic Analyzer, Protocol Analyzer, BERT 사용 경험. 랩 하드웨어/소프트웨어 사용 경험 2년 이상. 우대: 박사, signal integrity, power delivery, IBIS-AMI, silicon co-relation, mixed signal validation 경험.