Physical Design Engineer- Foundry Services

Si Interposer 설계의 physical design implementation 수행. place and route, floor planning, routing, physical design verification 등 전체 물리설계 플로우 수행. Signal Integrity, power, reliability analysis 및 signoff 검증. 위반 사항 분석 및 수정안 반영. 제품 수준의 signal integrity, power, reliability, density, area 최적화. EDA 툴 활용, 다중 power domain 및 power integrity 관리. 물리설계 methodology와 flow 자동화 개발 및 cross-functional 협업.

US Citizenship 필수. 미국 정부 TS/SCI Security Clearance with Polygraph 취득 및 유지 가능해야 함. 전기공학/컴퓨터공학 관련 학사 4년 이상 또는 석사 3년 이상 경력. virtuoso, Innovus, ICC/ICC2/fusion, icvalidator 또는 calibre, UPF, RTL, SPICE, OASIS, ODB++ 등 EDA 툴 경험. floor planning, route optimization/shielding, Signal Integrity analysis, power delivery design/analysis for multi-power domains, reliability verification 중 최소 2개 이상 경험. full chip physical design completion 및 verification for tape-in/tape-out 경험.