intel
Post-silicon Validation and Debug Engineer
정규직(풀타임)대면근무하드웨어·임베디드품질·테스트
AI 요약
Intel의 SoC Debug Engineer (초급) 채용공고. SoC 및 플랫폼 레벨에서 저수준 복잡한 디버그 수행, 검증 계획 수립 및 테스트 실행, DFD 도구·스크립트 활용을 통한 디버그 효율 개선, 루트 원인 분석 및 트라이에이지 대응, 설계·검증팀 및 제조 공장과 협업하여 디바이스 특성화에 기여하는 역할. 학사 이상(전기/컴퓨터공학 등) 학위 요구, 경력 0~1년 수준, 온사이트 근무(미국 오리건 힐스버로 등).
주요 업무
저수준 및 복잡한 시스템/서브시스템/SoC 레벨 디버그 수행; 다수 도메인·시스템 레벨 기능/플로우에 대한 검증 계획 수립 및 테스트 실행; 고장 시스템 구성요소 격리를 위한 더 빠른 SoC/플랫폼 레벨 디버그 기법 개발 및 구현; DFD(Design-for-Debug) 도구 및 스크립트 활용해 디버그 규율 지속 개선; 루트 원인 분석 수행, 트라이에이지 실패 및 마진 이슈 해결 및 디버그 진행 상황 추적; 설계·시스템 검증팀 및 고부가 제조공장과 협업하여 신규 디바이스 기능/동작 특성화.
자격 요건
필수: 전기공학 또는 컴퓨터공학 등 관련 학사 학위. 학사 기준 0-1+년 또는 석사 기준 0년의 SoC 설계 및 디버그 경험(또는 동등 경험). SoC 설계·아키텍처 및 디버그 기법(DFD 도구/방법론 포함) 숙련. 하드웨어 시스템에서 펌웨어·소프트웨어 통합에 대한 강한 이해. 고급 테스트 방법론과 장애 격리 기법을 적용한 디버그 워크플로우 수행 능력. 우대: 석사 학위, 설계·검증팀 간 협업 경험, SoC의 그래픽 및 전력 관리 흐름에 대한 친숙도, 기술 전략 영향력 발휘 의지.
기술 스택
SoC 설계 및 아키텍처Design-for-Debug (DFD) 도구 및 스크립트펌웨어/소프트웨어 통합시스템/플랫폼 레벨 디버깅 기법검증(Validation) 계획 및 테스트 방법론루트 원인 분석(Root Cause Analysis)그래픽 및 전력 관리(Flow) 관련 지식
intel의 다른 공고
Mixed Signal IP Verification Engineer
하드웨어·임베디드정규직(풀타임)Manufacturing Technician ( 1 year contract)
하드웨어·임베디드, 현장운영기간제(계약직)Mixed Signal IP Verification Engineer
품질·테스트, 하드웨어·임베디드정규직(풀타임)High speed PHY System Architect
하드웨어·임베디드, 연구·R&D정규직(풀타임)Mechanical Systems and Component Architect
하드웨어·임베디드기간제(계약직)Credit Manager
경영지원정규직(풀타임)Process Integration Development Engineer - Defect Metrology
하드웨어·임베디드, 연구·R&D정규직(풀타임)Sr. Principal Engineer, AI Systems and Solutions
하드웨어·임베디드, 연구·R&D정규직(풀타임)