intel
Senior SoC Network Subsystem Architect
정규직(풀타임)대면혼합근무하드웨어·임베디드
AI 요약
Intel CEG NAG에서 차세대 IPU/DPU용 고성능 네트워크 서브시스템 아키텍처를 설계·리드할 Senior SoC Network Subsystem Architect를 채용합니다. 패킷 처리 파이프라인, QoS, 스케줄링, 텔레메트리/디버그 및 크로스펑셔널 협업이 핵심입니다.
주요 업무
엔드투엔드 네트워크 서브시스템 아키텍처 정의 및 로드맵 수립, 패킷 처리 파이프라인/프로토콜 엔진/인터페이스 데이터패스 설계, 고성능·고확장성 패킷 파이프라인 아키텍처 수립, 프로그래머블/고정기능 파이프라인 균형 및 확장성 결정, QoS·스케줄링·플로우 관리 프레임워크 설계, 텔레메트리·성능 카운터·관측성 및 필드 디버그 아키텍처 정의, SoC/컴퓨트/메모리/SW/FW/검증/고객팀과 협업 및 아키텍처 리뷰 리드
자격 요건
학사 이상(Electrical/Computer Engineering, Computer Science 또는 관련 전공) 및 7년 이상 경력. Networking ASIC/SoC/IPU/DPU 아키텍처, 고속 패킷 처리 파이프라인, 시스템 레벨 아키텍처 트레이드오프, 대규모 데이터센터 네트워킹 시스템 아키텍처 설계·제공 경험 필수. 우대: P4/파이프라인 마이크로코드/하이브리드 프로그래머블 데이터패스, AI/HPC 스케일아웃 네트워킹, 혼잡제어, QoS/스케줄링, CPU-IPU 연동 오프로딩, 하이퍼스케일러 협업 경험.
기술 스택
Networking ASICSoCIPUDPUpacket processingQoSschedulingtelemetryP4pipeline microcodehybrid modelstransport protocols offloadsCPU-IPU integration
intel의 다른 공고
Mixed Signal IP Verification Engineer
하드웨어·임베디드정규직(풀타임)Manufacturing Technician ( 1 year contract)
하드웨어·임베디드, 현장운영기간제(계약직)Mixed Signal IP Verification Engineer
품질·테스트, 하드웨어·임베디드정규직(풀타임)High speed PHY System Architect
하드웨어·임베디드, 연구·R&D정규직(풀타임)Mechanical Systems and Component Architect
하드웨어·임베디드기간제(계약직)Credit Manager
경영지원정규직(풀타임)Process Integration Development Engineer - Defect Metrology
하드웨어·임베디드, 연구·R&D정규직(풀타임)Sr. Principal Engineer, AI Systems and Solutions
하드웨어·임베디드, 연구·R&D정규직(풀타임)