intel
Senior SoC Chiplet Architect
정규직(풀타임)대면혼합근무하드웨어·임베디드
AI 요약
Intel CEG NAG에서 차세대 데이터센터용 멀티다이/칩렛 기반 SoC 아키텍처를 정의·주도할 시니어 아키텍트 채용입니다. D2D 인터커넥트, PPA/비용·수율 트레이드오프, 부팅·리셋·텔레메트리, RAS/디버그, 패키징/제조 및 FW/SW 협업이 핵심입니다.
주요 업무
칩렛 아키텍처 전략 및 멀티세대 로드맵 수립, 모놀리식 vs 칩렛 의사결정 프레임워크 정의, 2/3다이 및 멀티칩렛 확장 아키텍처 연구, 기능 분할과 시스템 토폴로지 설계, D2D 인터커넥트 및 QoS 아키텍처 정의, 전력/클럭/리셋/부트/텔레메트리 등 시스템 인프라 설계, RAS·디버그·관측성 정책 수립, 성능·전력·면적·비용/수율·일정에 대한 정량적 트레이드오프 분석, RTL/DV/FW/SW/패키징/플랫폼 팀 간 기술 리딩 및 정렬 주도.
자격 요건
전기공학, 컴퓨터공학 또는 STEM 관련 학사 이상. SoC/시스템 아키텍처 경력 7년 이상. 멀티다이/칩렛 분할 및 D2D, boot/reset, cross-domain QoS, debug 등 시스템 영향 이해. 아키텍처 트레이드오프 분석 수행 및 기술·비즈니스 이해관계자에게 명확히 커뮤니케이션 가능. 우대: 칩렛 상호운용성/표준화 동향 이해, 시스템 bring-up 및 debug/telemetry 계획 경험, interconnect/fabric·메모리 서브시스템·성능 모델링·PPA 트레이드오프 경험, 비용/수율 모델 활용 경험.
기술 스택
SoC 아키텍처칩렛멀티다이D2D 인터커넥트PPAinterconnect/fabricmemory subsystemperformance modelingdebug/telemetryRTLDVFW/SWpackagingmanufacturing
intel의 다른 공고
Mixed Signal IP Verification Engineer
하드웨어·임베디드정규직(풀타임)Manufacturing Technician ( 1 year contract)
하드웨어·임베디드, 현장운영기간제(계약직)Mixed Signal IP Verification Engineer
품질·테스트, 하드웨어·임베디드정규직(풀타임)High speed PHY System Architect
하드웨어·임베디드, 연구·R&D정규직(풀타임)Mechanical Systems and Component Architect
하드웨어·임베디드기간제(계약직)Credit Manager
경영지원정규직(풀타임)Process Integration Development Engineer - Defect Metrology
하드웨어·임베디드, 연구·R&D정규직(풀타임)Sr. Principal Engineer, AI Systems and Solutions
하드웨어·임베디드, 연구·R&D정규직(풀타임)