intel
Silicon Packaging Design Engineer
정규직(풀타임)대면근무하드웨어·임베디드
AI 요약
인텔 Foundry Services에서 차세대 반도체 패키징/서브스트레이트 설계를 담당할 Silicon Packaging Design Engineer를 채용합니다. 패키지 레이아웃, 라우팅, DRC 분석, 제조성 최적화 및 산출물 문서화를 수행하며, 대면 근무가 필요한 포지션입니다.
주요 업무
패키지 설계의 물리 레이아웃 및 라우팅 수행. 서브스트레이트 fit/routing 분석으로 설계·성능·비용 트레이드오프 검토. 서브스트레이트 설계 규칙 정의 및 리뷰 수행. DRC 분석 및 제조성/성능 최적화. 실리콘-패키지-보드 상호작용 최적화를 위한 협업. PLM 시스템에 문서 및 산출물 등록.
자격 요건
전기공학, 기계공학 또는 관련 전공의 학사/석사 학위와 1년 이상의 경력. Siemens Xpedition, Cadence Allegro Package Design, AutoCAD, SolidWorks 등 패키지 설계 툴 경험. 서브스트레이트 물리 레이아웃, 커스텀 레이아웃/플로어플랜/회로도 레이아웃 변환 경험. 마이크로일렉트로닉 패키지 또는 PCB 물리 레이아웃 설계 및 제조 공정 경험. 우대: 패키지 서브스트레이트 설계, I/O 라우팅, 기술개발, PowerDC/HyperLynx/Q3D/HFSS 활용, Python/VB/C 스크립팅 경험.
기술 스택
Siemens XpeditionCadence Allegro Package DesignAutoCADSolidWorksPowerDCHyperLynxQ3DHFSSPythonVBC
intel의 다른 공고
Mixed Signal IP Verification Engineer
하드웨어·임베디드정규직(풀타임)Manufacturing Technician ( 1 year contract)
하드웨어·임베디드, 현장운영기간제(계약직)Mixed Signal IP Verification Engineer
품질·테스트, 하드웨어·임베디드정규직(풀타임)High speed PHY System Architect
하드웨어·임베디드, 연구·R&D정규직(풀타임)Mechanical Systems and Component Architect
하드웨어·임베디드기간제(계약직)Credit Manager
경영지원정규직(풀타임)Process Integration Development Engineer - Defect Metrology
하드웨어·임베디드, 연구·R&D정규직(풀타임)Sr. Principal Engineer, AI Systems and Solutions
하드웨어·임베디드, 연구·R&D정규직(풀타임)