deepx
RTL 설계 엔지니어 (HW IP)
정규직(풀타임)대면근무하드웨어·임베디드연구·R&D
AI 요약
딥엑스는 AI 반도체 원천기술을 연구개발하는 스타트업으로, RTL 기반 HW IP 설계(AI 하드웨어 프로세서 설계 및 개발)를 담당할 엔지니어를 채용합니다. Verilog RTL 설계, 시뮬레이션/검증, Testbench 작성, C 기반 모델을 RTL IP로 구현 및 검증 가능한 인력을 요구하며 ARM SoC, 고속 인터페이스, FPGA/ASIC 및 각종 EDA 툴 경험자를 우대합니다. 근무지는 판교이며 정규직(수습 3개월)입니다.
주요 업무
RTL 기반 HW IP 설계(AI 하드웨어 프로세서 설계 및 개발 관련), Simulation Model 및 Testbench 설계, RTL Simulation 및 Verification, C 기반 모델의 RTL IP 설계 및 IP 검증
자격 요건
필수: Linux 환경에서 Verilog RTL 설계, Simulation Model 및 Testbench 설계, RTL Simulation 및 Verification, C 기반 모델의 RTL IP 설계 및 IP 검증 가능자, 사용 언어: Python/Perl, C/C++. 우대: ARM 기반 SoC 설계(ABH/AXI 등), ARM SoC 플랫폼 및 주변 IP 설계 경험, High Speed Interface IP(PCIe, USB, SATA, DDR/LPDDR 등) 사용한 FPGA 및 ASIC 설계 경험, 각종 EDA 툴 경험(VCS/NCsim, Verdi, Design Compiler, PrimeTime, Formality, SpyGlass 등), DC constraints 경험, CDC 관련 RTL 설계 경험, ASIC 양산 경험, FPGA 프로토타이핑 경험, 인공신경망·딥러닝 관련 지식.
기술 스택
Verilog RTLLinuxSimulation ModelTestbenchRTL Simulation/VerificationCC++PythonPerlARM (AHB, AXI)SoC PlatformPCIeUSBSATADDR/LPDDRFPGAASICVCS/NCsimVerdiDesign CompilerPrimeTimeFormalitySpyGlassDC constraintsCDCFPGA prototyping