intel
Senior Physical Design Engineer
정규직(풀타임)대면혼합근무하드웨어·임베디드
AI 요약
Intel Central Engineering Group(CEG)에서 커스텀 IP/SoC의 물리설계 및 사인오프를 담당할 엔지니어를 채용합니다. RTL부터 GDS까지의 물리설계 구현, 타이밍/전력/레이아웃 검증, 설계 최적화 및 방법론 자동화 개선이 핵심입니다.
주요 업무
커스텀 IP 및 SoC의 RTL-to-GDS 물리설계 구현. Synthesis, P&R, CTS, floor planning, STA, 전력/클럭 분배, 신뢰성 및 전력/노이즈 분석 수행. Formal equivalence, layout verification, ERC 등 검증 및 signoff 플로우 실행. 결과 분석 및 아키텍처 개선 제안. 물리설계 방법론 및 플로우 자동화 개선 참여.
자격 요건
전자/전기/컴퓨터공학 학사 또는 석사(동등 학력 포함). Synthesis, Place & Route, physical design tools and sign-off 관련 3년 이상 경험. Unix/Linux 및 shell programming 3년 이상 경험. 영어 고급 수준. 코스타리카 취업 허가 필요. PERL, TCL, PYTHON 코딩 경험 및 기술적 맥락에서 AI 도구 활용 경험 우대.
기술 스택
RTLGDSSynthesisPlace and RouteClock Tree SynthesisFloor PlanningStatic Timing AnalysisUnix/LinuxShellPERLTCLPYTHON
intel의 다른 공고
Mixed Signal IP Verification Engineer
하드웨어·임베디드정규직(풀타임)Manufacturing Technician ( 1 year contract)
하드웨어·임베디드, 현장운영기간제(계약직)Mixed Signal IP Verification Engineer
품질·테스트, 하드웨어·임베디드정규직(풀타임)High speed PHY System Architect
하드웨어·임베디드, 연구·R&D정규직(풀타임)Mechanical Systems and Component Architect
하드웨어·임베디드기간제(계약직)Credit Manager
경영지원정규직(풀타임)Process Integration Development Engineer - Defect Metrology
하드웨어·임베디드, 연구·R&D정규직(풀타임)Sr. Principal Engineer, AI Systems and Solutions
하드웨어·임베디드, 연구·R&D정규직(풀타임)