Jobs
intel 로고

intel

Senior Design Engineer – AI SoC Development

정규직(풀타임)대면혼합근무

AI 요약

Intel의 'Senior Design Engineer – AI SoC Development' 포지션은 미국(캘리포니아 Folsom, 캘리포니아 Santa Clara, 오리건 Hillsboro) 근무지로, 하이브리드 근무모델(현장+원격) 적용 가능한 풀타임 정규직 채용입니다. 주요업무는 SoC용 RTL(Verilog/SystemVerilog) 논리 설계·코딩·시뮬레이션, IP 블록 통합, 마이크로아키텍처 정의, 타이밍·전력 수렴 검증, 검증팀 협업, 실리콘 브링업 및 포스트실리콘 검증, 주니어 멘토링 등입니다. 자격요건은 전기공학·컴퓨터공학·컴퓨터과학 계열 학사/석사 학위 보유 및 ASIC/SoC RTL 설계 경력 7년 이상이며, EDA 툴 및 스크립팅 능력 등이 요구됩니다. 우대사항으로는 복잡한 설계 문제 해결 능력, SoC 통합 경험, AXI/AHB 등 버스 프로토콜 지식, 고속·저전력 설계 경험 등이 있습니다. 복리후생으로는 경쟁력 있는 급여, 스톡, 보너스, 건강·퇴직·휴가 등 제공되며 연봉 범위는 $190,610 - $269,100 (USD)입니다. 신입 지원은 불가능(경력직 전형)하며 전형절차, 인터뷰/코딩테스트/사전과제/인성검사 실시 여부는 공고에 명시되어 있지 않습니다. 지원 마감일은 2026-01-13입니다.

주요 업무

SoC 설계를 위한 논리 설계 및 RTL(Verilog/SystemVerilog) 코딩, 시뮬레이션 수행, IP 블록 및 서브시스템 통합, 마이크로아키텍처 정의 및 문서화, 타이밍/전력 수렴 검증, 검증팀과 협업하여 검증계획 검토 및 결함 해결, 타이밍 제약 개발 및 물리 설계 지원, 실리콘 브링업 및 포스트실리콘 검증(디버그·성능분석), 주니어 엔지니어 멘토링 및 설계 방법론 품질 개선 기여.

자격 요건

학사 또는 석사(전기공학, 컴퓨터공학, 컴퓨터과학 등), ASIC/SoC 개발을 위한 RTL 설계 및 구현 경험 7년 이상, RTL 설계·타이밍·전력 최적화 관련 경험, 표준 버스 프로토콜(AXI, AHB 등) 및 임베디드 프로세서 아키텍처 지식, 스크립팅(Python, TCL 등) 활용 능력, 산업 표준 EDA 툴(VCS, Questa, Xcelium 등) 및 Lint/FPGA 툴 사용 경험.
지원하기

intel의 다른 공고

알림

알림이 없습니다