intel
CPU Pre-Silicon Verification Engineer
정규직(풀타임)대면근무백엔드
AI 요약
Intel의 Guadalajara 근무지에서 시니어 CPU Pre-Silicon Verification Engineer를 채용합니다. CPU 마이크로아키텍처 블록 및 상위 서브시스템에 대한 사전 실리콘(Pre-Silicon) 기능 검증을 주도하고, UVM 기반 재사용 가능한 검증 환경 설계·구축, 커버리지 기반 검증 완결, SVA 활용, RTL 및 테스트벤치 디버깅, 아키텍트/디자이너와의 협업 및 주니어 멘토링 등을 담당합니다. 학사 이상(전기/전자공학 또는 컴퓨터공학)과 경력(학사 기준 5년 이상 또는 석사 기준 3년 이상), SystemVerilog, C++, 적어도 하나의 스크립트 언어(Python/Perl/Tcl), 고급 영어 능력 및 멕시코에서의 영구 노동 권한 보유가 필요합니다.
주요 업무
사전 실리콘 기능 검증 주도 및 실행(마이크로아키텍처 블록 및 상위 서브시스템); 검증/테스트 계획 수립 및 유지(코너 케이스·스트레스 시나리오·커버리지 목표 포함); UVM 기반(또는 유사) 제약무작위 검증 환경 설계·구축·확장(재사용 가능한 테스트벤치, 에이전트, 시퀀스, 체크커, 스코어보드 등); 기능·코드·어설션 커버리지 모델 정의 및 커버리지 기반 클로저 추진; SVA 기반 검증 구현; 블록 및 시스템 수준 시뮬레이션 수행; RTL 및 테스트벤치 실패 디버깅 및 근본 원인 분석; 아키텍트·디자이너와 협업하여 사양 검증 및 검증 리스크 식별; 검증 인프라 및 방법론 개선; 주니어 멘토링 및 관련 활동(성능 모델링, 형식검증, 에뮬레이션, 프로토타이핑) 지원.
자격 요건
학사(전기/전자공학 또는 컴퓨터공학) + 5년 이상 경력 또는 석사 + 3년 이상 경력; 디지털 논리 설계 지식(명령어 실행, ALU, 제어 유닛, 레지스터, 메모리, 시스템 버스 등); SystemVerilog, C++ 및 최소 하나의 스크립트 언어(Python/Perl/Tcl) 숙련; 분석·디버깅 능력; 고급 영어; 멕시코에서의 영구 취업 권한 필수. 우대사항: Synopsys 시뮬레이터 경험, UVM 기반 테스트벤치 개발 경험, 아키텍처 기반 검증 전략 수립 경험.
기술 스택
SystemVerilogSVA (SystemVerilog Assertions)UVMC++PythonPerlTclSynopsys 시뮬레이터RTLCoverage-driven verificationConstrained-random verificationFormal verificationEmulationPrototypingWaveform/debug toolsTestbench/Scoreboard 설계
intel의 다른 공고
Manufacturing Technician ( 1 year contract)
하드웨어·임베디드, 현장운영기간제(계약직)Mixed Signal IP Verification Engineer
품질·테스트, 하드웨어·임베디드정규직(풀타임)Mixed Signal IP Verification Engineer
하드웨어·임베디드정규직(풀타임)High speed PHY System Architect
하드웨어·임베디드, 연구·R&D정규직(풀타임)Mechanical Systems and Component Architect
하드웨어·임베디드기간제(계약직)Advanced Packaging Metro Module Engineer
현장운영정규직(풀타임)Sr. Principal Engineer, AI Systems and Solutions
하드웨어·임베디드, 연구·R&D정규직(풀타임)Process Integration Development Engineer - Defect Metrology
하드웨어·임베디드, 연구·R&D정규직(풀타임)