deepx
R&D
정규직(풀타임)대면근무하드웨어·임베디드연구·R&D품질·테스트
AI 요약
AI 엣지용 NPU 기반 반도체 설계를 담당하는 DeepX의 하드웨어 엔지니어 채용 공고입니다. 모집 분야는 RTL 설계, 설계 검증(SystemVerilog/UVM), FPGA 프로토타이핑, SoC/ASIC 설계, PCIe 컨트롤러 설계, NPU 아키텍처, DDR 서브시스템, 시스템 하드웨어(PCB/보드) 등으로, AI 네트워크를 고효율으로 가속할 수 있는 NPU 아키텍처 개발 및 검증, 후속 양산 지원 업무를 포함합니다. 고용형태는 정규직(수습 3개월), 근무는 주5일(월~금) 9:00~18:00입니다.
주요 업무
RTL 기반 하드웨어 IP 설계 및 검증, SystemVerilog/UVM 기반 테스트벤치 개발 및 시뮬레이션, 검증 계획 수립 및 기능 커버리지 분석, RTL 리뷰 및 디버깅, FPGA 플랫폼 및 프로토타입 개발, SoC/ASIC 설계 및 통합, PCIe 컨트롤러·링크 레이어 설계·검증 및 성능 최적화, NPU 아키텍처 설계·고도화·프로파일링 툴 개발, AI 네트워크의 하드웨어 효율 예측(C++/SystemC), DDR IP 통합·펌웨어 연동·포스트 실리콘 검증·양산 테스트, PCB/보드 설계 및 제조사 관리, 고객 하드웨어 지원
자격 요건
직무별로 상이하나 모집공고 내 요구/업무로부터 도출된 주요 자격요건: RTL 설계 경험(Verilog/SystemVerilog), 설계검증 경험(UVM 기반 테스트벤치, 시뮬레이션), FPGA 플랫폼 개발/프로토타이핑 경험, SoC/ASIC 설계 경험, PCIe 프로토콜 및 컨트롤러 설계 이해, C++/SystemC를 이용한 하드웨어 성능 예측 및 프로파일링, DDR IP 통합·검증 및 펌웨어 연동 경험, PCB/SMT 보드 설계 및 Signal/Power Integrity 고려 설계 경험, ARM 기반 보드 설계 및 테스트 경험. 경력 관련: 3년 미만 지원자는 성적증명서 제출 필요. (명시된 학력/경력 요건의 상세 기준은 포지션에 따라 다름)
기술 스택
SystemVerilogUVMRTLVerilogFPGAC++SystemCPCIeDDRSoCASICARMPCB 설계SMT프로파일링 툴펌웨어 연동검증/시뮬레이션