deepx
R&D
정규직(풀타임)대면근무하드웨어·임베디드
AI 요약
DEEPX에서 AI 엣지용 고성능 NPU의 NoC(Network-on-Chip) 아키텍처 설계 및 구현 담당 엔지니어를 채용합니다. 온칩 인터커넥트 최적화(PPA), 성능 모델링/시뮬레이션, RTL 코딩(Verilog/SystemVerilog), 합성 및 타이밍 클로저, 검증 전략 수립 등을 수행하며 SoC 환경의 복잡한 NoC 설계 경험을 요구합니다. 정규직(풀타임), 주5일 대면근무입니다.
주요 업무
NoC 아키텍처 설계 및 구현. 온칩 인터커넥트의 전력·성능·면적(PPA) 최적화. 처리량·지연·혼잡도 분석을 위한 성능 모델링 및 시뮬레이션. 아키텍처 및 프론트엔드 팀과 협업해 버스 프로토콜 및 인터페이스 규격 정의. NoC 컴포넌트의 RTL 코딩, 합성, 타이밍 클로저 수행. NoC 설계의 강건성과 확장성 보장을 위한 검증 전략 개발.
자격 요건
전기/컴퓨터 공학 또는 관련 전공 학사 이상. 복잡한 SoC 환경에서의 RTL 설계(Verilog/SystemVerilog) 경험. AMBA AXI/ACE/CHI 등 온칩 통신 프로토콜 이해. 라우팅 알고리즘, 플로우 컨트롤, 중재 로직 등 NoC 아키텍처 개념 이해. 성능 병목 식별 및 해결을 위한 분석 능력. 우수한 커뮤니케이션 능력. (우대) 상용 NoC IP 경험(Arteris, NetSpeed/Sifive), AI HW 가속 및 데이터 흐름 이해, Python/Perl/Tcl 스크립팅, 전력 인지 설계(UPF/CPF), CDC 분석, SystemC/gem5 등 성능 시뮬레이션 툴 경험.
기술 스택
VerilogSystemVerilogRTLSoCNoC 아키텍처AMBA AXIAMBA ACECHI라우팅 알고리즘플로우 컨트롤중재(Arbitration)합성(Synthesis)타이밍 클로저ArterisNetSpeedSiFivePythonPerlTclUPFCPFCDC 분석SystemCgem5성능 모델링/시뮬레이션NPU/AI 하드웨어 가속