deepx
R&D
정규직(풀타임)대면근무하드웨어·임베디드
AI 요약
DEEPX에서 비디오 서브시스템(비디오 코덱 IP 통합, 디스플레이/비디오 출력(HDMI/MIPI), 프레임 버퍼 압축(AFBC/AFRC) 등) RTL 설계 및 IP 통합·검증을 담당할 엔지니어를 채용. 메모리 대역폭 최적화와 비디오 데이터 플로우 최적화, 글로벌 IP 벤더와의 협업을 통해 엣지 AI 반도체 상용화를 지원하는 역할.
주요 업무
서드파티 비디오 코덱 IP 통합 및 구성, 디스플레이/비디오 출력(HDMI/MIPI) 및 프레임버퍼 압축(AFBC/AFRC) IP 통합, 비디오 코덱·메모리 인터페이스·디스플레이 파이프라인을 잇는 서브시스템 RTL 설계 및 구현, 시스템 병목 현상 해결을 위한 HW·SW·벤더 협업 및 상용화 지원.
자격 요건
필수: Verilog/SystemVerilog 기반 RTL 구현 능력, IP 수준 및 서브시스템 수준 검증 경험, HDMI/MIPI 등 디스플레이·비디오 출력 서브시스템 통합·구성·검증 경험, AFBC/AFRC 등 프레임 버퍼 압축 IP 통합을 통한 메모리 대역폭 최적화 경험, 비디오 코덱 표준 및 디스플레이 파이프라인에 대한 깊은 이해, 복잡한 비디오 데이터 플로우 및 메모리 인터페이스 디버깅 능력. 우대: NPU 기술을 비디오 처리에 적용한 경험, 시스템 반도체 또는 AI 하드웨어 산업 경력, 특허 출원 또는 핵심 IP 개발 경험, 글로벌 IP 벤더와의 원활한 커뮤니케이션 능력.
기술 스택
VerilogSystemVerilogRTL 설계IP 통합IP/서브시스템 검증HDMIMIPI프레임버퍼 압축(AFBC, AFRC)비디오 코덱 표준메모리 인터페이스 최적화SoC 비디오 파이프라인NPU(우대)