intel
Senior Physical Design Integration Engineer
정규직(풀타임)대면혼합근무하드웨어·임베디드
AI 요약
Intel Data Center Group의 CPU 물리설계 통합 엔지니어 채용 공고입니다. RTL부터 GDS까지 CPU 커스텀 물리설계 구현 및 검증·사인오프(합성, 배치·배선, 클럭트리 합성, 플로어플래닝, 정적 타이밍 분석, 전력/전원 분배, 신뢰성/전력무결성 분석, 레이아웃 검증 등)를 수행하며 논리·회로·아키텍처·EDA 벤더와 협업하여 고속·저전력 CPU 설계 최적화와 플로우·자동화 방법론 개선을 담당합니다. 경력직(경력 12~15년 이상 요구)으로 미국 캘리포니아(주요 근무지: Folsom, Santa Clara)에서 하이브리드 근무를 예상합니다.
주요 업무
CPU 커스텀 물리설계의 RTL→GDS 구현(합성, 배치·배선, 클럭트리 합성, 플로어플래닝), 정적 타이밍 분석 및 타이밍 클로저, 전력 및 전원 분배 설계, 신뢰성·전력·노이즈 분석, 형식적 동등성 검증, 레이아웃 검증 및 전기 규칙 점검 등 사인오프 수행. 논리·회로·아키텍처 팀과 긴밀히 협업하여 마이크로아키텍처 개선 권고, EDA 벤더와 협력해 툴 기능 개발·향상, 물리설계 방법론 및 플로우 자동화 개발에 참여.
자격 요건
전기/컴퓨터공학 학사 및 관련 경력 15년 이상 또는 석사 및 관련 경력 12년 이상. 논리설계, VLSI/ASIC 설계, 컴퓨터 아키텍처 경험. ASIC 설계 플로우(플로어플래닝, 클럭 구성, 합성, P&R, 정적 타이밍 분석, 레이아웃 검증) 경험 필수. Unix/Linux, Perl, TCL 및 cshell 등 스크립팅을 통한 플로우 자동화 능력. DFT, 다중 전력 도메인, 구조적/물리적 설계 전문지식. 팀 리딩 및 타 부서(아키텍처/회로/EDA)와의 협업 역량.
기술 스택
RTLVLSI/ASIC 설계합성(Synthesis)배치·배선(Place and Route)클럭 트리 합성(CTS)플로어플래닝정적 타이밍 분석(STA)형식적 동등성 검증(Formal Equivalence)전력/전원 분배 설계(PDN/EM/IR)전력 무결성/노이즈 분석레이아웃 검증(LVS/DRC)DFTUnix/LinuxPerlTCLcshellEDA 툴/벤더 협업
intel의 다른 공고
Mixed Signal IP Verification Engineer
품질·테스트, 하드웨어·임베디드정규직(풀타임)High speed PHY System Architect
하드웨어·임베디드, 연구·R&D정규직(풀타임)Mixed Signal IP Verification Engineer
하드웨어·임베디드정규직(풀타임)Manufacturing Technician ( 1 year contract)
하드웨어·임베디드, 현장운영기간제(계약직)Advanced Packaging Metro Module Engineer
현장운영정규직(풀타임)Process Integration Development Engineer - Defect Metrology
하드웨어·임베디드, 연구·R&D정규직(풀타임)Credit Manager
경영지원정규직(풀타임)Sr. Principal Engineer, AI Systems and Solutions
하드웨어·임베디드, 연구·R&D정규직(풀타임)