CPU Formal Verification Engineer

마이크로아키텍처 블록의 포멀 검증 책임, 포멀 검증 전략·계획·증명 개발 및 실행, 설계 복잡성 완화를 위한 추상화 모델 생성, 아키텍트·RTL 개발자·물리설계팀과 협업하여 검증 효율성 향상, 검증 중 발견된 이슈 분석·디버깅·조치 문서화, 포멀 검증 테스트플랜 작성 및 기술 리뷰 수행, 검증 인프라·방법론 유지·혁신, 주니어 엔지니어 멘토링, 필요 시 포스트-실리콘 실패 디버그 지원.

학사(관련) 및 8년 이상, 석사 6년 이상, 박사 4년 이상 경력 조건 중 해당하는 학력·경력 필요. 다음 중 3개 이상 경험 요구: JasperGold/Questa Formal/VC Formal 등 포멀 검증 툴 사용 능력, 컴퓨터 아키텍처·마이크로아키텍처·메모리 시스템 이해, SystemVerilog/Verilog 하드웨어 모델링 언어 실무 경험, Python/Perl/C/C++/TCL 등 스크립팅·프로그래밍 능력, 어설션 작성·커버리지 분석·페일리어 디버깅 경험. 우대: x86 ISA 친숙, 포스트-실리콘 검증·디버깅 경험, 연구·특허 성과, 우수한 커뮤니케이션 및 협업 능력.